Mikroprocesor-quartus

Dyskusje ogólne na temat "cyfrówki" czyli wszystko o TTL/CMOS, językach VHDL i VERILOG, bramkach, rejestrach, przerzutnikach... Dobre miejsce na pytania odnośnie uniwersalnych programatorów (np. Willem) a także podłączania własnych peryferiów do komputera PC.
ODPOWIEDZ
teowis
-
Posty: 23
Rejestracja: 25 sty 2011, 8:55
Lokalizacja: Gdańk/Olsztyn

Mikroprocesor-quartus

Post autor: teowis » 24 lut 2011, 19:32

Mam takie polecenie w skrypcie do laborki i nie wiem czy go dobrze rozumniem:

" Otworzyć projekt bramki.qpf, skompilować schemat bramki_clk.bdf (rys. 2.12) i
skonfigurować układ programowalny. Następnie przystąpić do testowania działania
bramek NOT, AND, NAND, OR, NOR, EXOR i EXNOR (rys. 2.12). Do jednego
wejścia (każdej bramki) podłączony jest sygnał prostokątny o częstotliwości 0,5Hz i
wypełnieniu 50%,
a do drugiego (za wyjątkiem bramki NOT) wejścia, nazwanego
sterującym, odpowiedni przełącznik (przełącznik steruje diodą, która jest bezpośrednio
nad nim umieszczona). Zaobserwować i naszkicować kształt sygnałów na wyjściach
bramek w przypadku wymuszenia stanu niskiego i wysokiego na wejściu sterującym. "


Chodzi o to że do jednego wejścia mam podłączyć zasilanie o okresie T=2s i który będzie miał przez połowę(50%) tego okresu wymuszenie stanu wysokiego?

Awatar użytkownika
c4v2
Użytkownik
Posty: 426
Rejestracja: 22 lis 2005, 15:14
Lokalizacja: z przed monitora

Post autor: c4v2 » 24 lut 2011, 19:48

Jeżeli chodzi o przebieg to dobrze Pan zinterpretował ponieważ:
Okres=1s/0.5Hz=2s
Czasy trwania stanu w przebiegu wysokiego i niskiego są równe 50% z 2s=1s
Nie bardzo rozumiem sformułowanie:
odpowiedni przełącznik (przełącznik steruje diodą, która jest bezpośrednio nad nim umieszczona).
??
Raczej chodzi o o wymuszanie określonego stanu na wejściu sterującym (bramującym)?

ODPOWIEDZ