Tranzystory bipolarne w logice cyfrowej, problem

Kuna · Post autor: **Kuna** » 24 lis 2009, 14:34

Witam Bardzo Serdecznie Forumowiczów!

W ramach nauki buduje układ zastępczy dla "Quadruple True/complement Buffer" (Jak brzmi nazwa tego komponentu w naszym ojczystym języku?), którego symbol widać na załączonym obrazku ("4041.png").

Układ zastępczy, zbudowany z tranzystorów bipolarnych npn i pnp widać na obrazku ("uklad zastepczy 4051.png"). Działa dobrze, gdy pracuje samodzielnie(jak widać na załączonym rysunku, gdy na jednym wejściu jest 0V, to na wyjściu 1 jest 0V, a na wyjściu 2 5V).

Jednak docelowo, chce połączyć układy w sposób, przedstawiony na rysunku(" 3x4041.png ").

I w tym miejscu zaczyna się problem. Gdy podłącze tak ze sobą układy zastępcze, układ pierwszy podaje na jednym wyjściu złą wartość. Gdy na wejściu jest zero, na oby wyjściach są wartości dla jedynki logicznej. Widoczne jest to na rysunku (" uklad_zastepczy3x4041.png").

W czym jest problem, proszę o pomoc.

c4r0 · Post autor: **c4r0** » 24 lis 2009, 15:45

Zauważ, że rezystory R7 i R10 wraz ze złączem p-n baza-emiter w Q8 tworzą dzielnik napięcia o podziale 1/2 (z pominięciem spadku napięcia baza-emiter tranzystora Q8). Wówczas na bazie Q7 nie będzie nigdy napięcie wyższe niż 1/2 Vcc. To powoduje że ten tranzystor nigdy nie będzie całkowicie wyłączony. I dlatego układ działa tak jak działa.

Poza tym, widzę jeszcze jeden babol. Jak Q6 będzie włączony to z emitera Q7 przez jego bazę, a następnie poprzez tranzystor Q6 popłynie prąd zwarciowy. Brakuje gdzieś tam rezystora. Ale ogólnie raczej bym to zbudował z dwóch tranzystorów NPN. Po prostu powtórzyłbym blok R6-Q6-R7 jeszcze raz co doda następną negację sygnału.

Post autor: **Jony130** » 24 lis 2009, 15:56

Sprawa jest prosta:
Gdy Q6 jest zatkany niby powiniemy mieć tam stan wysoki.
Ale zapomniałeś że by otworzyć tranzystor PNP prąd bazy "potrzebuje drogi" do masy.
I znajdzie ją przez R10--->złącze baza-emiter Q8 --->GND.
By zatkać Q7 trzeba by było zmniejszyć R7.

Zresztą w układzie podstawowym też jest błąd.
Załączenie Q6 powoduje zwarcie do masy bazy tranzystora PNP.
A to oznacza przepływ okropnego prądu bazy (prąd zwarcia) który na pewno zniszczy tranzystor PNP a moze też zniszczyć po drodze NPN.
Bo prąd bazy nie ma ograniczenia. To samo dotyczy się Q9, Q11.
Więc jak byś zbudował ten układ w realu, to już byś musiał wymienić trzy tranzystory.
Jak nie wszystkie.
Więc będziesz musiał wy myśleć jakieś inne rozwiązanie układowe.

Co do nazwy to Quadruple to może poczwórny bufor komplementarny.

Kuna · Post autor: **Kuna** » 24 lis 2009, 16:09

Wówczas na bazie Q7 nie będzie nigdy napięcie wyższe niż 1/2 Vcc

Przecież na bazie Q7 jest napięcie 4.17V(widoczne na mierniku). VCC wynosi 5V. Nie za bardzo rozumie czemu Q7 jest otwarty, mimo, że powinien być zamknięty.

Post autor: **Jony130** » 24 lis 2009, 16:29

Kuna pisze: Przecież na bazie Q7 jest napięcie 4.17V(widoczne na mierniku). VCC wynosi 5V. Nie za bardzo rozumie czemu Q7 jest otwarty, mimo, że powinien być zamknięty.

Skoro na bazie Q7 jest 4.17V to tranzystor PNP musi być otwarty cudów nie ma.
By otworzyć tranzystor PNP napięcie na bazie musi być niższe o ok 0.6V od napięcia na emiterze. I w tym układzie jest to spełnione.
Można powiedzieć obrazowo że baza Q7 "widzi ścieżkę" do masy przez R10 i Q8.
A skoro płynie prąd bazy Q7 to tranzystor Q7 musi być otwarty.

Zakładając Ube=0.7V mamy na
UR7=Ube_Q7
UR10=Vcc-Ube_Q10-Ube_Q7≈3.6V
I jeśli tego nie rozumiesz to powinieneś wrócić do podstaw i przyswoić sobie działanie tranzystora PNP.

kayron · Post autor: **kayron** » 24 lis 2009, 18:37

Tylko że tak chyba nie zbudujecie bramki 3 stanowej. O ile znalezienie jej schematu na MOSfetach nie robi większego problemu to na TTLu już tak. Z tego co się orientuję to wyjście takiej bramki przypomina raczej nieco zmodyfikowane wyjście wzmacniacza mocy, niż typową bramkę logiczną. Najprościej jednak chyba zrobić zwykły bufor i odcinać mu zasilanie z obu stron.

Post autor: **Jony130** » 24 lis 2009, 18:43

Tylko że CD4041 nie jest bramką trójstanową
http://www.iele.polsl.pl/elenota/Intersil/fn3309.pdf

Przykładowy schemat bramki trójstanowej
http://www.iele.polsl.pl/elenota/Texas_ ... dls044.pdf

kayron · Post autor: **kayron** » 24 lis 2009, 19:17

A faktycznie zagalopowałem się, nie zwróciłem dokładnie uwagi jak symbol jest narysowany.

matrix · Post autor: **matrix** » 24 lis 2009, 22:33

a że zapytam:
jak wygląda tablica prawdy dla bramki trójstanowej?

przy jakimkolwiek stanie na wejściu na jednym wyjściu jest taki sam stan a na drugim negacja?

Post autor: **timo66** » 24 lis 2009, 22:52

matrix pisze:a że zapytam:
jak wygląda tablica prawdy dla bramki trójstanowej?

przy jakimkolwiek stanie na wejściu na jednym wyjściu jest taki sam stan a na drugim negacja?

Nie , bramka trój-stanowa ma 3 stany
Wysoki [H]
Niski [L]
i wysokiej impedancji [Z] , czyli po prostu w układzie widziane to jest jako przerwa - nic nie wpływa, ani nie wypływa.

matrix · Post autor: **matrix** » 24 lis 2009, 22:56

timo66 pisze:Nie , bramka trój-stanowa ma 3 stany
Wysoki [H]
Niski [L]
i wysokiej impedancji [Z] , czyli po prostu w układzie widziane to jest jako przerwa - nic nie wpływa, ani nie wypływa.

no dobra, ale jak ze stanem wyjść przy stanach wejściowych? jak to się zmienia?
co na wyjściu jest dla poziomu H na wejściu? co dla L i kiedy wywoływany jest stan wysokiej impedancji?

Post autor: **timo66** » 24 lis 2009, 23:12

Bramka normalnie funkcjonuje , zależnie od rodzaju. Trzecie wejście można powiedzieć decyduje o tym czy bramka działa czy nie. Po prostu "odcina" wyjście od reszty i niezależnie co na wejściu będzie, na wyjściu będzie stan wysokiej impedancji.

W →LINKu← jest skromnie to opisane , ale chyba tablice prawdy są zrozumiałe

snow · Post autor: **snow** » 24 lis 2009, 23:13

http://pl.wikipedia.org/wiki/Bramka_tr%C3%B3jstanowa