GAL16V8 i wejście CLK

[GrzesiekG]

Witam!

Od jakiegoś czasu siedzę w samouczku WinCUPL i nie mogę się upewnić co do jednego: co z tym wejściem CLK Mianowicie chcę zrobić zwykły translator sygnałów (jakieś sygnały sterujące na wejście = inne sygnały na wyjściach) oparty na tablicy prawdy. Jedynym problemem dla mnie są rejestry synchroniczne wbudowane w piny 12-19 ("D"), czy muszę jakoś w listeningu zaznaczyć, że tych rejestrów NIE używam? Innymi słowy to ma być tylko układ bramek niczym nie synchronizowany.

Proszę o pomoc!

PS. Jeśli niejasno się wyraziłem to w datasheecie GAL16V8 mój sposób rozwiązania jest zatytułowany "Simple Mode" str. 9 bodajże.

[ZbeeGin]

Makrokomórki wyjściowe OMLC potrafią pracować w kliku trybach. Synchroniczny jest jednym z wielu. Zatem jeśli nie skonfigurowałeś wyjść jako synchroniczne poprzed dodanie rozszerzeń w równaniach np:

Y1.d = A & !B /* Y1, Y2 jako zatrzaski */
Y2.d = A & B

to nie masz się czym przejmować, a wejście I1/CLK pracuje jako normalne wejście, a makrokomórki wyjściowe są tylko wyjściami. Kompilator sam zadba o to by w pliku JEDEC były odpowiednie zapisy co do konfiguracji OMLC.