Problem: rejestr równoległo-szeregowy na JK

[nstn2]

Czy wie ktoś może jak zbudować, wykorzystując przerzutnik typu JK, 3-bitowy rejestr równoległo- szeregowy z możliwością asynchronicznego wprowadzania informacji z dwóch źródeł?

(Jak w ogóle wygląda taki rejestr równoległo- szeregowy, bo wiem jak wygląda równoległo-równoległy, szeregowo-szeregowy, szeregowo-równoległy, ale nie wiem jak wygląda równoległo- szeregowy)

Jakiekolwiek wskazówki mile widziane

[ Dodano: 01-02-2006, 21:16 ]
Czy w ogóle taki rejestr da się zrobić?

[ Dodano: 01-02-2006, 23:18 ]
A może ktoś wie jak zbudować taki rejestr na jakichkolwiek innych przerzutnikach?

[tasza]

ale nie wiem jak wygląda równoległo- szeregowy

no... normalnie, taki mały, czarny, jak scalak

rejestr równoległo-szeregowy jak sama nazwa wskazuje potrafi przyjąć dane równoległe,
powiedzmy n-bitów, potem potrafi je 'wysunąć' na swoim wyjściu w n taktów zegara,

moja rada jest taka: pooglądaj sobie dokumentacje do różnych kostek CMOS/TTL,
które pełnią rolę rejestrów ( w google magiczne zaklęcia: 'parallel serial shift register')
w pdf-ach często zamieszczany jest schemat takiego układu (logic diagram),
i możesz się na takim schemacie wzorować, podejrzeć jak to jest zrobione
tu masz 74165 , paraller/serial/8bit
http://www.robotstore.com/download/45495.pdf

tasza

[gaweł]

A może ktoś wie jak zbudować taki rejestr na jakichkolwiek innych przerzutnikach?

Jasne, że wie. Ty też możesz wiedzieć, wystarczy lektura jakiejkolwiek poważnej książki o układach cyfrowych. Taką podstawową biblią o TTL'kach jest Pieńkos, Turczyński "Układy scalone TTL w systemach cyfrowych"