avt 2185

[eddy1223]

Prosiłbym o wyjasnienie pewnej kwestii w schemacie z tego kitu https://elportal.pl/pdf/k07/26_04c.pdf chodzi o lewą stronę schematu, mianowicie po naciśnięciu przycisku W1 ładuję się kondensator i napięcię na dzielniku R2 i R3 jest równe VDD co ustawia on Przerzutnik D U1A,
po wyciśnięciu przycisku kondensator zostaje rozładowywany i maleje napięcie na dzielniku
R2 i R3, moje pytanie dotyczy właśnie tego zmalania podanego na wejście S jak wiadomo progi CMOS to >0,3*VCC i <0,7*VCC dla tak wolnego przebiegu w okolicach stanu zabronionego nie spowoduje niestabilnego działania wyjścia Q a co za tym idzie przerzutnika U1B?

[Jony130]

A czytałeś opis ? Autor tam jasno napisał że U1A dzięki rezystorom R2 i R3 ma histerezę (przerzutnik Schmitta) a z tego wynika że wolne zbocza nie zrobią żadnej krzywdy w układzie U1A.

Dodatkowo zauważ, że autor wykorzystuje fakt że układ CD4013 jest tak skonstruowany że daje stan wysoki gdy na obydwu wejściach S i R jest stan wysoki.



Czyli U1A to nieodwracający bufor bo wejście R jest na stałe podciągnięte do plusa zasilania.

Co ciekawe natrafiłem kiedyś na jeden egzemplarz 4013 który nie działał "porwanie". Układ nie dawał stanu wysokiego gdy na S i R był stan wysoki. Za to stosując układ HEF4013 (od NXP dawny Philips) U1A nie jest wtedy potrzebny bo HEF4013 ma na wejściu CLK "wbudowany" przerzutnik Schmitta.



A jak dział przerzutnik Schmitta na bramkach (bufor nie odwracający) to już inna historia.

Normalnie bramka CMOS zmienia swój stan gdy napięcie na wejściu osiągnie wartość napięcia progowego.
I tak, dla układów CMOS zakłada się, że napięcie przełączania (progowe) wynosi 0.5VDD. Dla zasilania +5V, napięcie progowe wynosi zatem 2.5V.
Z tego wynika, że napięcia od zera woltów do 2.5V bramka "widzi" jako stan niski (logiczne zero). A stan wysoki jest wtedy gdy napięcie na wejściu jest większe od tych 2.5V.
I mam nadzieję, że wiesz, że na wejście bramki nie powinno podawać się wolno rosnących zboczy.
W praktyce zakłada się, że napięcia od 0V do 1/3Vdd jest "dozwolonym" stanem niski (bramka rozpozna to jako prawidłowy stan niski).
A dozwolony stan wysoki zaczyna się od ok 2/3VDD do VDD. Wolno zmienne napięcie z przedziału 1/3Vdd do 2/3V zakłuć działania bramki.

Bez tych dodatkowych rezystorów próg przełączenia wynosi zatem 0.5*VDD = 2.5V. Zobaczmy zatem jak dodanie dwóch rezystorów wpłynęło na próg przełączania.

Na początek podajemy stan niski, czyli na wyjściu też mamy stan niski.
Teraz pomalutku zwiększamy nasze napięcie na wejściu i obserwujemy co się dzieje.

I tak dla Uwe = 1V napięcie na wejściu pierwszej bramki wynosi:

Vx = 1V * R2/(R1 + R2) = 0.9V

Czyli na wyjściu dalej mamy stan niski. No to zwiększmy Uwe do 2.5V i zobaczmy co się stanie.
Ale jak już zapewne się domyślasz pierwsza bramka nie zmieni swojego stanu bo napięcie na pierwszej bramce będzie mniejsze od 2.5V.
Rezystory R1 i R2 tworzą dzielnik napięcia, co oznacza, że napięcie na wejściu pierwszej bramki jest równe

Vx = 2.5V * R2/(R1 + R2) = 2.27V.

I dopiero gdy napięcie na wejściu będzie większe od ((2.5V/10k)•1k) + 2.5V = 2.75V bramki zmienią stan wyjścia z niskiego na wysoki.
Czyli dopiero dla Uwe > 2.75V nasz układ zmieni stan na wyjściu z niskiego na wysoki.



I zauważ, że napięcie na wejściu nie musi już dalej rosnąć.
Bo pojawienie się stanu wysokiego na wyjściu zmieniło napięcie na wejściu pierwszej bramki (w punkcie Vx) z 2.5V do 2.75V.

A to oznacza, że aby zmienić stan na wyjściu z wysokiego na niski napięcie wejściowe musi zacząć spadać.

I układ zmieni swój stan z wysokiego na niski gdy napięcie na wejściu spadnie poniżej
Uwe = 2.5V - ((2.5V/10K)•1K) = 2.25V



Z tego wynika, że charakterystyka przejściowa wygląda teraz tak



Kolor niebieski odpowiada sytuacji gdy Uwe rośnie od 0V do 5V.
A kolor czerwony gdy Uwe maleje od 5V do 0V.

I jak widać na załączonym obrazku mamy piękną histerezę o szerokości równej

Vh = 2.75V - 2.25V = (R1/R2)•ΔUwy = 1K/10K•5V = 0.1•5V = 0.5V

I chyba tyle informacji ci wystarczy? A może nie ?

[eddy1223]

Dziękuje za przykłady, wiem co to jest histereza i rozumiem twoje przykłądy, ale według symulacji w LTSpice napięcię na wejściu S po rozwarciu W1 spada od 5v do poniżej 1V sygnałem
dość wolnozmiennym i niewiem co mają te rezystory R2 i R3 do tego ponieważ one nie zapobiegają osiągnięciu wejściu S obszaru zabronionego

[Jony130]

Symulacja powiadasz ? A nie proście zbudować układ i sprawdzić go w najlepszej symulacji zwaną rzeczywistością? Jak to się robiło kiedyś "za dawnych czasów". Pewnie LTspice nieporwanie symuluje zachowania 4013 w tej nietypowej aplikacji.

Zobacz sobie jak to wygląda w realu. Gdzie kolor czerwony to napięcie na wyjściu Q a niebieski "wolnozmienny" trójkąt (100Hz) podany na wejście, czyli na R2.



Jak widać na wyjściu mamy ładny prostokąt o "ostrych" zboczach.

Napięcie na nóżce S wygląda tak



Gdzie widać wpływ niewielkiej histerezy.

Więc pokaż mi tu proszą tą twoją symulację.