Jak rozumieć następujace stwierdzania z noty katologowej ?

[kayron]

Sprawa dotyczy tego dokumentu:
http://www.atmel.com/dyn/resources/prod ... oc1409.pdf
oraz układów CPLD Atmela zasilanych 3,3V.
Teraz tak w nocie napisane jest:

Volotage of any pins with Respect to Ground......... -2.0 to 7.0V(*1)

w przypisie nr 1 natomiast czytamy.

Minimum volotage is -0.6V DC, witch mey andershoot to 2.0V for pulses of lass then 20ns. Maximum output pin volotage is VCC + 0.75V DC which may overshoot to 7.0V or pulses of lass then 20ns.

.
Teraz pytanie brzmi czy taki układ 3,3V może współpracować z układami TTL zasilanymi 5V?

[Jony130]

Nie, no chyba, że częstotliwość sygnału TTL będzie większa od 50MHz.

[kayron]

Czyli MAX napięcie to VCC+0.75V czyli 3,3+0.75 = 4.05V i nieco więcej w przypadku zasilania 3,6V.
Czyli trzeba by szeregowo do wejść dodać opornik 100Ω, aby można strawić sygnały TTL, albo stosować konwerter poziomów np. z diodami Zenera 3.3V.

[Jony130]

Właśnie mi się przypomniało, że starte układy TTL dawały max 3.6V w stanie wysokim.
Ale trzeba by to sprawdzić w katalogu dla konkretnego układu.

[kayron]

Non problemo układ sprzęgający to NMOS 6526 (CIA), w tabeli Electrical characteristic mamy napisane:

Output high Volotage VCC=MIN, Iload <-200uA (PA0-PA7,!PC,PB0-PB7,DB0-DB7)
+2,4V Min Vcc-MAX

Natomiast sądzę że spokojnie zdał był egzamin ten 100Ω opornik zdał by egzamin. Przynajmniej jak oglądałem schemat PCB dla układów Xilinx to właśnie jako zabezpiecznie były 100Ω oporniki i dodatkowo transile jako zabezpieczenie ESD.