Witam, dopiero zaczynam pisanie w języku VHDL. Używam XILINX ISE. Pytanie się tyczy słowa when. Mam kod: library ieee; use ieee.std_logic_1164.all; entity multiplexer is port ( s : in std_logic; d0 : in std_logic; d1 : in std_logic; y : out std_logic ); end multiplexer; architecture Behavioral of mu...